نبحث عن مهندس رئيسي في تصميم اختبار الأجهزة (HW DFT) يقوم بتصميم وتنفيذ والتحقق من منتجات NXP ذات الدرجة السيارات. ستكون مسؤولاً عن استراتيجيات الاختبار المتقدمة والتنفيذ، والتحقق والتحقق من ميزات DFT قبل وبعد الطباعة، وتحسين تغطية الاختبار بشكل عام، والعمل عن كثب مع فريق RTL والفريق الفيزيائي بشأن قيود وإغلاق توقيت DFT.المهام والمسؤوليات الرئيسية:

• الهندسة المعمارية والاستراتيجية: تعريف وتنفيذ استراتيجيات DFT المتقدمة، بما في ذلك هندسة الفحص، JTAG، اختبار الذاكرة المدمجة (MBIST)، واختبار المنطق المدمج (LBIST)
• التنفيذ والتحقق: قيادة دمج الأنظمة الرقمية، وإجراء إدخال الفحص، وتوليد أنماط ATPG (توليد أنماط الاختبار التلقائي) مع ضمان تغطية عالية للأخطاء.
• دعم السيليكون: قيادة أنشطة التحقق من ما بعد السيليكون وتصحيح الأخطاء لتحديد أسباب الفشل وتحسين كفاءة اختبار التصنيع.
• التعاون: التنسيق مع فرق التصميم الفيزيائي والهندسة الاختبار لضمان إغلاق التوقيت وأن أنماط الاختبار تعمل فور وصول السيليكون.

المؤهلات المطلوبة الحد الأدنى

• التعليم: بكاليوس/ماجستير في الهندسة الكهربائية/هندسة الحاسوب (أو درجات مشابهة)
• الخبرة: يتطلب عادةً 10 سنوات أو أكثر من الخبرة في الصناعة في تنفيذ DFT لـ SoC، والتحقق، وإغلاق التوقيت الثابت، وتحليل وتحسين تغطية الاختبار، وإطلاق السيليكون على ATE
• خبرة بالأدوات: إتقان أدوات EDA القياسية من Mentor Graphics/SIEMENS (Tessent)، Cadence، أو Synopsys
• المهارات التقنية:
• DFT - إدخال الفحص والهندسة المعمارية، ATPG: إتقان في توليد متجهات الاختبار لاكتشاف الأخطاء التصنيعية مثل stuck-at، الانتقال، والأخطاء المتقدمة، اختبار ذاتي مدمج (BIST): دمج MBIST للاختبار الذاتي لذاكرة SRAM/ROM المدمجة وLBIST للاختبار الذاتي للمنطق، الفحص الحدودي وJTAG، ضغط الاختبار: تنفيذ تقنيات لتقليل حجم بيانات الاختبار ووقت التطبيق، وهو أمر حاسم لتصميمات SoC الكبيرة.
• تصميم الأجهزة والتنفيذ - إتقان HDL: إتقان Verilog أو SystemVerilog لتعديل RTL لإدخال منطق الاختبار وكتابة أغلفة الاختبار. التوقيت والقيود: معرفة بتحليل التوقيت الثابت (STA) وإنشاء قيود توقيت محددة لـ DFT (ملفات SDC) لضمان عدم تقليل منطق الاختبار للأداء الوظيفي.
• التحقق وتصحيح الأخطاء - المحاكاة: إجراء محاكاة على مستوى البوابة (GLS) والتحقق من منطق DFT للتأكد من صحته قبل التصنيع. تصحيح الأخطاء بعد السيليكون: تحليل بيانات السيليكون من معدات الاختبار الآلي (ATE) لتشخيص الفشل وتحسين العائد في التصنيع.
• إتقان البرمجيات والأدوات - مجموعات أدوات EDA: إتقان الأدوات القياسية في الصناعة مثل Synopsys TestMAX/DFT Compiler، Mentor Graphics Tessent، وCadence Modus. البرمجة والأتمتة: خبرة في Tcl، Python، أو Perl لأتمتة تدفقات إدخال الاختبار، وتشغيل المحاكاة، وتحليل تقارير التغطية.

مزيد من المعلومات حول NXP في الهند...
#LI-2734